Sistem Pemerolehan Data untuk Pengesanan Isyarat Sinaran Optik Sementara
Mengikut ciri latar belakang yang kuat dan sasaran yang lemah dalam pengesanan sinaran optik sementara, kertas kerja ini mereka bentuk skim pemerolehan data dengan FPGA sebagai teras kawalan dan pemprosesan. Skim ini menggunakan saluran penapis berganda latar belakang dan isyarat, penguatan terkawal program dua peringkat, yang menjamin kualiti pemerolehan isyarat dengan berkesan; pada masa yang sama, ia menggunakan storan penukaran frekuensi untuk isyarat sasaran, yang sangat mengurangkan keperluan untuk penyimpanan dan penghantaran data, dan memastikan proses pemerolehan yang lebih konsisten. ketepatan pengukuran.
1 Komposisi sistem dan prinsip kerja
Sistem pemerolehan data boleh dibahagikan secara kasar kepada tiga bahagian: modul pra-pemprosesan, modul storan pensampelan dan modul kawalan FPGA. Modul pra-pemprosesan termasuk peranti penukaran fotoelektrik, bank penapis aktif dan litar penguat terkawal program. Gambar rajah blok keseluruhan sistem ditunjukkan dalam Rajah 1. Litar penukaran fotoelektrik menukar isyarat optik yang memasuki sistem kepada isyarat semasa melalui pengesan, dan kemudian menukarnya menjadi isyarat voltan melalui penguat operasi transimpedans. Sistem ini mereka bentuk dua saluran penapisan: latar belakang menggunakan penapisan laluan rendah, dan isyarat menggunakan penapisan laluan tinggi. Dalam keadaan awal, suis analog memilih saluran latar belakang secara lalai, dan penguat boleh atur cara ditetapkan kepada mod latar belakang. Selepas isyarat latar belakang disampel oleh A/D, ia dihantar ke FPGA untuk perbandingan ambang. Apabila situasi yang lebih besar daripada ambang dikesan, FPGA menukar saluran suis analog, saluran penapis laluan tinggi dipilih, dan mod pengendalian penguat terkawal program dipilih sebagai mod isyarat. Mengikut ciri-ciri isyarat yang curam pada permulaan dan perlahan pada akhirnya, FPGA merealisasikan pengumpulan dan penyimpanan data secara padat dan kemudian jarang melalui kawalan terkoordinasi A/D dan FIFO.
2. Reka Bentuk Perkakasan Sistem Pemerolehan Data
2.1 Litar prapemprosesan peringkat hadapan
Dalam litar pengesanan fotoelektrik, pengesan foto berkaitan secara langsung dengan kualiti prestasi sistem. Untuk mengurangkan pengaruh arus teraruh yang disebabkan oleh sinaran elektromagnet persekitaran, peranti ini sesuai untuk pembungkusan seramik. Di samping itu, kawasan fotosensitif pengesan tidak boleh terlalu besar, jika tidak, parameter seperti arus gelap, kapasitansi simpang, dan masa naik akan meningkat, yang akan menjejaskan kesan pengesanan. Dalam reka bentuk, fotodiod silikon S2387 Syarikat Hamamatsu Jepun digunakan. Pengesan mempunyai ciri-ciri kepekaan yang tinggi, tindak balas masa yang cepat dan julat dinamik yang besar. Reka bentuk litar menggunakan mod pincang sifar, tiada arus gelap, bunyi diod adalah terutamanya bunyi terma yang dihasilkan oleh perintang shunt, dan ia mempunyai ketepatan dan kelinearan terbaik. Penapis lulus tinggi dan rendah menggunakan penapis aktif, yang mempunyai kelajuan tindak balas yang pantas, kesan penapisan harmonik yang baik, dan boleh mengimbangi kuasa reaktif secara dinamik. Penguat terkawal program terdiri daripada penguat operasi bersepadu dan suis analog. Suis analog dikawal oleh FPGA, dan perintang berbeza disambungkan ke terminal input penguat operasi untuk melaraskan keuntungan.
2.2 Litar simpanan persampelan
Oleh kerana julat dinamik isyarat sasaran adalah sangat besar (kira-kira 80 dB), adalah perlu untuk memilih ADC dengan julat dinamik yang luas untuk merealisasikan pemerolehan isyarat. Mengguna pakai 14 b ADC untuk mencuba isyarat dengan julat dinamik yang amplitudnya berbeza-beza sehingga 4 susunan magnitud boleh memenuhi keperluan kepekaan pengesanan tinggi yang diperlukan oleh sistem. Walau bagaimanapun, memandangkan semua peranti penukaran A/D mempunyai ralat ketepatan, menggunakan komponen penukaran A/D ketepatan tinggi kerana komponen penukaran A/D ketepatan rendah boleh mengurangkan ralat ketepatan. Reka bentuk ini menggunakan 16 bAD976A Syarikat ADI. Penggunaan kuasa rendah AD976A 16 b penukar A/D anggaran berturut-turut, kelajuan penukaran ialah 200 KSPS, boleh memilih bekalan kuasa rujukan 2.5 V dalaman atau luaran. AD976 membenarkan 16 b untuk mengeluarkan secara selari pada satu masa, dan boleh mengeluarkan dalam bentuk dua 8 b. Untuk menjimatkan pin dalam reka bentuk, keluaran dwi 8 b diguna pakai.
Untuk memastikan penghantaran data yang tepat antara domain jam yang berbeza, cache data menggunakan FIFO tak segerak. FIFO tak segerak mempunyai ciri-ciri kelajuan tinggi dan kebolehpercayaan yang baik, dan boleh mengelakkan salah persampelan data disebabkan perbezaan fasa antara jam yang berbeza. IDT7204 yang diguna pakai dalam reka bentuk ialah cip cache memori dwi-port CMOS 4 096 × 9 b dalam siri IDT72XX. Penunjuk baca dan tulis dalaman dibaca dan ditulis berdasarkan masuk dahulu keluar dahulu, dan jam tulis W dan jam baca R disediakan secara luaran; bendera penuh () dan bendera kosong () mengawal limpahan data dan bacaan kosong, dan tulis apabila memori simulasi penuh Ia boleh mengembangkan sebarang kedalaman perkataan dan panjang perkataan dengan mudah.
