Penindasan riak dalam pensuisan bekalan kuasa
Untuk menukar riak, kedua-dua secara teori dan praktikal mesti wujud. Biasanya terdapat lima cara untuk menyekat atau mengurangkannya:
1. Tingkatkan penapis kearuhan dan kapasitor keluaran
Mengikut formula bekalan kuasa pensuisan, turun naik semasa dalam induktor adalah berkadar songsang dengan nilai kearuhan, dan riak keluaran adalah berkadar songsang dengan nilai kapasitor keluaran. Oleh itu, meningkatkan nilai induktor dan nilai kapasitor keluaran boleh mengurangkan riak.
Begitu juga, hubungan antara riak keluaran dan kemuatan keluaran: vripple=Imax/(Co×f). Dapat dilihat bahawa peningkatan nilai kapasitor keluaran dapat mengurangkan riak.
Biasanya, untuk kapasitor keluaran, kapasitor elektrolitik aluminium digunakan untuk mencapai kapasiti yang besar. Walau bagaimanapun, kapasitor elektrolitik tidak begitu berkesan dalam menyekat hingar frekuensi tinggi, dan ESR agak besar, jadi kapasitor seramik akan disambung secara selari di sebelahnya untuk mengimbangi kekurangan kapasitor elektrolitik aluminium.
Pada masa yang sama, apabila bekalan kuasa pensuisan berfungsi, voltan Vin pada terminal input tidak berubah, tetapi arus berubah dengan suis. Pada masa ini, bekalan kuasa input tidak akan memberikan arus dengan baik, biasanya berdekatan dengan terminal input semasa (ambil jenis BucK sebagai contoh, berhampiran SWITcH), dan sambungkan kapasitor secara selari untuk memberikan arus.
Kesan kaedah di atas untuk mengurangkan riak adalah terhad. Disebabkan oleh had volum, induktansi tidak akan terlalu besar; jika kapasitans keluaran meningkat ke tahap tertentu, ia tidak akan mempunyai kesan yang jelas untuk mengurangkan riak; meningkatkan frekuensi pensuisan akan meningkatkan kehilangan pensuisan. Jadi apabila syarat lebih ketat, kaedah ini tidak begitu baik. Untuk prinsip pensuisan bekalan kuasa, dsb., anda boleh merujuk kepada pelbagai manual reka bentuk bekalan kuasa pensuisan.
2. Penapisan dua peringkat, iaitu, menambah peringkat tambahan penapis LC
Penapis LC mempunyai kesan penindasan yang lebih jelas pada riak bunyi. Mengikut kekerapan riak yang akan dikeluarkan, induktansi dan kapasitansi yang sesuai dipilih untuk membentuk litar penapis, yang secara amnya boleh mengurangkan riak dengan baik.
Jika titik pensampelan dipilih sebelum penapis LC (Pa), voltan keluaran akan berkurangan. Kerana mana-mana induktor mempunyai rintangan DC, apabila terdapat keluaran semasa, akan terdapat penurunan voltan merentasi induktor, mengakibatkan penurunan voltan keluaran bekalan kuasa. Dan penurunan voltan ini berbeza dengan arus keluaran.
Titik pensampelan dipilih selepas penapis LC (Pb), supaya voltan keluaran adalah voltan yang kita inginkan. Tetapi ini memperkenalkan induktansi dan kapasitor di dalam sistem kuasa, yang boleh menyebabkan ketidakstabilan sistem. Mengenai kestabilan sistem, banyak maklumat telah diperkenalkan, jadi saya tidak akan menulis secara terperinci di sini.
3. Selepas menukar output bekalan kuasa, sambungkan ke penapis LDO
Ini adalah cara paling berkesan untuk mengurangkan riak dan bunyi, voltan keluaran adalah malar, dan tidak perlu menukar sistem maklum balas asal, tetapi ia juga merupakan kaedah dengan kos tertinggi dan penggunaan kuasa tertinggi. Mana-mana LDO mempunyai penunjuk: nisbah penolakan hingar. ialah lengkung frekuensi-dB.
Untuk mengurangkan riak. Susun atur PCB bekalan kuasa pensuisan juga sangat kritikal, yang merupakan masalah yang sangat sukar. Terdapat jurutera PCB bekalan kuasa pensuisan khusus. Untuk hingar frekuensi tinggi, disebabkan oleh frekuensi tinggi dan amplitud yang besar, walaupun penapisan pasca peringkat mempunyai kesan tertentu, kesannya tidak jelas. Terdapat penyelidikan khas dalam bidang ini, dan cara mudahnya ialah menyambungkan kemuatan C atau RC, atau kearuhan siri pada diod.
4. Sambungkan kapasitor C atau RC pada diod
Apabila diod dihidupkan dan dimatikan pada kelajuan tinggi, parameter parasit mesti dipertimbangkan. Semasa tempoh pemulihan terbalik diod, kearuhan setara dan kemuatan setara menjadi pengayun RC, menghasilkan ayunan frekuensi tinggi. Untuk menyekat ayunan frekuensi tinggi ini, rangkaian snubber kapasitor C atau RC perlu disambung secara selari merentasi diod. Rintangan secara amnya ialah 10Ω-100Ω, dan kapasitansi ialah 4.7pF-2.2nF.
Nilai kapasitor C atau RC yang disambungkan selari dengan diod hanya boleh ditentukan melalui percubaan dan kesilapan. Jika ia tidak dipilih dengan betul, ia akan menyebabkan ayunan yang lebih serius.
Jika keperluan untuk hingar frekuensi tinggi adalah ketat, teknologi pensuisan lembut boleh digunakan. Terdapat banyak buku khusus untuk penukaran lembut.
5. Diod diikuti oleh induktor (penapis EMI)
Ini juga merupakan kaedah yang biasa digunakan untuk menyekat hingar frekuensi tinggi. Dengan mensasarkan kekerapan penjanaan hingar, memilih elemen kearuhan yang sesuai juga boleh menekan bunyi dengan berkesan. Perlu diingatkan bahawa arus undian induktor harus memenuhi keperluan sebenar. Kaedah yang agak mudah tidak akan dijelaskan secara terperinci.
