Prinsip kerja dan struktur osiloskop digital
Bahagian perkakasan sistem osiloskop digital ialah papan litar pemerolehan data berkelajuan tinggi. Ia boleh merealisasikan input data dwi-saluran, dan kekerapan pensampelan setiap saluran boleh mencapai 60Mbit/s. Secara fungsional, sistem perkakasan boleh dibahagikan kepada: penguatan bahagian hadapan isyarat (penguat input FET) dan modul penyaman (penguat perolehan berubah-ubah), modul penukaran analog-ke-digital berkelajuan tinggi (pemacu ADC, ADC), modul kawalan logik FPGA , pengagihan jam, pemproses perbandingan berkelajuan tinggi, modul kawalan mikropengawal (DSP), modul komunikasi data, paparan LCD, kawalan skrin sentuh, pengurusan kuasa dan bateri serta kawalan papan kekunci.
Selepas isyarat input ditukar oleh preamplifier dan litar boleh laras gain, ia menjadi voltan input yang memenuhi keperluan penukar A/D. Isyarat digital selepas penukaran A/D ditampan oleh FIFO dalam FPGA atau ingatan pemerolehan, dan kemudian melalui antara muka komunikasi. Ia dihantar ke komputer untuk pemprosesan data seterusnya, atau isyarat yang dikumpul dikawal secara langsung oleh mikropengawal untuk dipaparkan pada skrin LCD.
Peranti rujukan adalah seperti berikut:
Di antara bahagian ini, yang paling penting ialah litar penguatan (pelemahan) boleh atur cara dan litar penukaran A/D, kerana kedua-dua litar ini adalah kerongkong osiloskop digital, dan litar penguatan (pelemahan) boleh atur cara menentukan lebar jalur input dan menegak. resolusi osiloskop. , litar penukaran A/D menentukan resolusi mendatar osiloskop, dan kedua-dua resolusi ini secara langsung menentukan prestasi osiloskop. Kedua-dua bahagian litar ini menukar isyarat yang diukur kepada isyarat data yang diperlukan oleh litar pemprosesan seterusnya. Bahagian litar ini boleh terdiri daripada litar bersepadu berprestasi tinggi dan sebilangan kecil peranti persisian. Reka bentuk litar adalah mudah dan penyahpepijatan juga sangat mudah. Bahagian yang paling sukar bagi keseluruhan osiloskop adalah program, iaitu aspek perisian. Perisian ini bertanggungjawab untuk semua pemprosesan data dan tugas kawalan osiloskop digital, termasuk kawalan pensampelan A/D, kawalan kelajuan sapuan mendatar, kawalan kepekaan menegak, pemprosesan paparan, pengukuran puncak ke puncak, pengukuran frekuensi dan tugas lain. Anda boleh menggunakan mikropengawal yang sangat biasa di pasaran sebagai mikropemproses dan menggunakan pengaturcaraan bahasa C untuk melaksanakannya.
Litar amplifikasi (pelemahan) boleh atur cara dan litar bekalan kuasa
Isyarat dimasukkan oleh probe osiloskop X10X1 biasa dan memasuki litar penguatan (pelemahan). Fungsi litar penguatan (pelemahan) dikawal atur cara adalah untuk menguatkan atau melemahkan isyarat masukan supaya voltan isyarat keluaran berada dalam julat keperluan voltan masukan penukar A/D untuk mencapai kesan pengukuran dan pemerhatian yang terbaik. Oleh itu, litar penguat terkawal program beroperasi dalam lebar jalur yang ditentukan. Keuntungan dalam mesti rata. Oleh kerana litar osiloskop mengandungi dua bahagian, digital dan analog, untuk mengelakkan gangguan bersama, bekalan kuasa bahagian digital dan bekalan kuasa bahagian analog dipisahkan. Satu set bekalan kuasa ±5V DC disediakan masing-masing, dan diasingkan oleh penapis yang diperbuat daripada induktor dan kapasitor.
Memori kilat dan litar jam
Oleh kerana jumlah data isyarat yang ditangkap oleh penukar A/D adalah besar, memori denyar di dalam mikropengawal tidak mencukupi, jadi litar boleh menggunakan beberapa memori luaran.
Pada masa yang sama, ia juga digunakan sebagai cache untuk menulis ke LCD. Untuk mendapatkan isyarat jam rujukan, mikropengawal juga disambungkan kepada pengayun kristal untuk mengira frekuensi sebenar isyarat bentuk gelombang luaran.
Unit kawalan FPGA
Peranti logik boleh atur cara FPGA ialah ASIC separa tersuai yang membolehkan pereka bentuk litar memprogramkan diri mereka untuk melaksanakan fungsi khusus aplikasi. Reka bentuk ini menggunakan dua kaedah input skematik dan input bahasa VHDL yang berbeza. Unit kawalan menjalankan kebanyakan tugas kawalan dan menyediakan isyarat kawalan yang sepadan untuk setiap modul berfungsi untuk memastikan ketepatan keseluruhan sistem. Secara khusus, ia melaksanakan fungsi berikut: Litar pembahagi frekuensi dan menjana isyarat kawalan untuk penukar A/D. Sistem pemerolehan data ini mempunyai julat ukuran yang agak luas. Litar pembahagi frekuensi direka bentuk di dalam FPGA untuk mencapai frekuensi yang berbeza. Pilih frekuensi pensampelan yang berbeza untuk isyarat yang diukur untuk memastikan pengumpulan data yang lebih tepat. Gambar rajah struktur dalaman unit pembahagi frekuensi dilaksanakan menggunakan kaedah input grafik seperti yang ditunjukkan dalam Rajah 4. Dalam Rajah 4, apabila input flip-flop T ialah 1, output akan melonjak apabila setiap tepi jam tiba untuk mencapai kekerapan. pembahagian. Pada masa yang sama, kita dapat melihat bahawa input flip-flop T terdiri daripada beberapa kombinasi logik, yang membentuk jam berpagar. Untuk jam berpagar, analisa fungsi jam dengan teliti untuk mengelakkan kesan gangguan. Apabila jam berpagar memenuhi dua syarat berikut, ia boleh memastikan bahawa isyarat jam tidak mempunyai gangguan berbahaya, dan jam berpagar boleh berfungsi dengan pasti seperti jam global.
Untuk penukar A/D dalam reka bentuk ini, hanya terdapat dua isyarat kawalan: isyarat input jam CLK dan isyarat output daya OE. Isyarat CLK secara langsung memasukkan isyarat 60M melalui pengayun kristal aktif, manakala isyarat OE diperoleh dengan menyongsangkan isyarat jam dengan frekuensi dan fasa yang sama seperti CLK di dalam FPGA, yang hanya boleh memenuhi hubungan pemasaan penukaran A/D penukar.
Penukaran A/D berkelajuan tinggi; litar
Litar yang paling penting dalam osiloskop digital ialah litar penukaran A/D. Fungsinya adalah untuk mengambil sampel dan menukar isyarat yang diukur kepada isyarat digital dan menyimpannya dalam ingatan. Ia tidak keterlaluan untuk mengatakan bahawa ia adalah kerongkong osiloskop digital, kerana ia secara langsung menentukan Kekerapan tertinggi yang boleh diukur oleh osiloskop digital. Menurut teorem Nyquist, kekerapan pensampelan mestilah sekurang-kurangnya dua kali ganda frekuensi tertinggi bagi isyarat yang diukur untuk menghasilkan semula isyarat yang diukur. Dalam osiloskop digital, kekerapan pensampelan hendaklah sekurang-kurangnya 5 hingga 8 kali frekuensi isyarat yang diukur, jika tidak, bentuk gelombang isyarat tidak boleh diperhatikan sama sekali.
