Kemajuan dalam Penyelidikan LDO Bekalan Kuasa Linear
Baru-baru ini, Kumpulan Penyelidikan Profesor Mingxin dari Makmal Teknologi Integrasi Kuasa Sekolah Sains dan Kejuruteraan Litar Bersepadu di Universiti Sains dan Teknologi Elektronik China menerbitkan hasil penyelidikan terobosan pada teknologi transien cepat berkuasa rendah dalam bidang pengawal selia linear rendah (LDOS) di Jurnal Litar Negeri IEEE.
Teknologi ini dapat meningkatkan prestasi fotografi berkelajuan tinggi telefon pintar dan pesawat. Ia mengamalkan pemulihan semasa beban lanjutan dan seni bina kawalan pengapit aktif, dengan penggunaan kuasa statik hanya 8.2 μ A. Ia boleh mengendalikan perubahan sementara yang tinggi dan rendah, memampatkan faktor kualiti sementara LDO hingga 41P, dan mencapai keupayaan lompat beban frequency yang paling cepat dalam industri LDO semasa yang tinggi untuk kali pertama.
Peranti mudah alih secara amnya mengamalkan seni bina bekalan kuasa point-to-point yang terdiri daripada bateri lithium yang dilancarkan pelbagai penukar dan LDO. Buck digunakan untuk pengurangan voltan kecekapan tinggi, sementara LDO menukarkan voltan riak output ke dalam bekalan kuasa yang stabil. Cabaran utama yang dihadapi reka bentuk LDO ialah untuk aplikasi seperti memori flash dengan voltan input yang rendah dan arus beban tinggi, LDOS biasanya menggunakan transistor kuasa N-jenis untuk mengurangkan kawasan cip dan mengoptimumkan prestasi sementara. Oleh kerana isu zon mati yang unik dari NMOS-LDO, transien beban frekuensi tinggi dapat merendahkan prestasi sementara; Pada masa yang sama, penggunaan kuasa statik LDO perlu diminimumkan untuk memanjangkan hayat bateri, tetapi mengejar penggunaan kuasa yang rendah merosot prestasi utama LDO, seperti nisbah penindasan sementara dan kuasa.
Berdasarkan cabaran di atas, pasukan penyelidikan telah merancang pemulihan semasa statik dan berhampiran sifar memandu arsitektur kawalan zon mati LDO, dan mencadangkan seni bina penampan baru untuk transconductance MOS yang dipertingkatkan. Walaupun berkesan memandu kapasitans pintu transistor kuasa, penggunaan kuasa statik sepenuhnya pulih oleh beban; Litar pengapit aktif digunakan untuk dengan cepat dan tepat mengikat had bawah voltan output penguat ralat apabila voltan output dilapisi, mengurangkan zon mati pemacu LDO ke keadaan sifar berhampiran.
Dengan bantuan teknologi di atas, LDO direka untuk mencapai faktor kualiti 41Ps pada penggunaan hanya 8.2 μ A, manakala turun naik voltan output semasa transien frekuensi tinggi meningkat hanya 40% berbanding transien frekuensi rendah. Berbanding dengan tahap penyelidikan lanjutan antarabangsa, ia mempunyai kelebihan yang ketara dalam tindak balas berkelajuan tinggi dan rendah.
